Next: ツール, Previous: 設定, Up: Top

## 4 定義されているユニット

MICS 0.2.0で供えているハードウェアユニットクラスを次に示す．

`SimpleProcesor`
  単純なRISCシミュレータ
`SH_GDB_Procesor`
  SHプロセッサ用にクロスコンパイルしたGDBプロセスを起動しシミュレーションします．
`SingleDataBus`
  単一バスに相当するバス．複数のChannelConnectableと，一つのDataBufferを接続するが，同じサイクルでの競合アクセスは排他的に処理される．
`MultiDataBus`
  メモリに対してマルチポートでのアクセスを提供する．複数のChannelConnectableと，一つのDataBufferを接続する．
`RandomAccessMemory`
  単純なメモリデバイス．
`CacheMemory`
  単純なキャッシュメモリ
`DMAController`
  DMAコントローラ
`ReconfigurableProcessor`
  内部に持つロジックユニットの構成を切り換えることで，その時々で異る演算を行うことができるハードウェアユニットのシミュレータ．
`CharacterDisplay`
  内部のメモリデータを，文字として表示することができるディスプレイ．